

## 2.7 V ~ 5.5 V 供电、串行输入、电压输出精密 DAC

### 产品特性

- 18/16/14 位分辨率
- 2.7 V 至 5.5 V 单电源供电
- 1  $\mu$ s 建立时间
- 上电输出:
  - ZJC2542-18/16/14: 0 V
  - ZJC2544-18/16/14:  $V_{REF}/2$
- 低毛刺: 1 nV-s
- 低噪声频谱密度: 11 nV/ $\sqrt{\text{Hz}}$
- 低增益温度漂移: 0.05 ppm/ $^{\circ}\text{C}$
- 低功耗: 供电电流 120  $\mu$ A
- 封装: SOIC-14 / TSSOP-16 / QFN-16
- 工作温度范围: -40  $^{\circ}\text{C}$  至 +125  $^{\circ}\text{C}$

### 应用

- 精密控制设备
- 自动化测试
- 精密仪器
- 医疗仪器

### 典型应用图




图1. 应用案例

### 产品简介

ZJC2542/4-18/16/14 (以下简称 ZJC2542/4) 是单路、串行数据输入、电压输出 18/16/14 位分辨率精密数模转换器 (DAC)。其供电电压为 2.7 V 至 5.5 V，输出范围为 0 V 至  $V_{REF}$ ，且可保证单调性，能保证 -40  $^{\circ}\text{C}$  至 +125  $^{\circ}\text{C}$  的温度范围内 DNL/INL 精度。

ZJC2542/4 输出无缓冲，建立时间为 1  $\mu$ s 以内，具有低功耗和低失调误差特性。低噪声性能和低毛刺使其适合在多种终端系统中使用。

ZJC2542/4 可为双极性工作模式，产生  $\pm V_{REF}$  输出摆幅。它还含有用于基准电压与模拟接地引脚的开尔文连接，以方便使用。

ZJC2542/4 采用三线或四线接口，并且与 SPI、MCU 和 DSP 接口标准兼容。

ZJC2542-18/16/14 上电默认输出 0 V；ZJC2544-18/16/14 上电默认输出  $V_{REF}/2$ 。其它功能和性能指标完全相同。

### 典型特性




图2. ZJC2542/4-16 INL

18 / 16 / 14 位单极性或 与运放组成双极性输出 DAC 系列型号如下:

DAC 分辨率 (Bit)	DAC 型号	上电输出电压	封装
18	ZJC2542-18	0	SOIC-14 / TSSOP-16 / QFN-16
18	ZJC2544-18	$V_{REF}/2$	
16	ZJC2542-16	0	
16	ZJC2544-16	$V_{REF}/2$	
14	ZJC2542-14	0	
14	ZJC2544-14	$V_{REF}/2$	

## 目录

产品特性 .....	1	数模转换 .....	18
应用 .....	1	串行接口 .....	19
产品简介 .....	1	单极性输出 .....	20
典型应用图 .....	1	双极性输出 .....	22
典型特性 .....	1	输出放大器的选择 .....	23
版本修订记录 (发布版 B) .....	3	基准源和地 .....	23
引脚配置与功能 .....	5	上电复位 .....	23
绝对最大额定值 .....	8	电源和基准源去耦 .....	23
热阻 .....	8	控制器接口 .....	24
技术规格 .....	9	封装外形尺寸 .....	25
时序指标 .....	12	采购信息 .....	27
典型特性 .....	13	产品订货型号 .....	28
工作原理 .....	18	相关器件 .....	29

版本修订记录 (发布版 B)<sup>1</sup>

<sup>1</sup> 本文中由上海治精微电子有限公司提供的信息是准确和可靠的。但是，上海治精微电子有限公司对其使用不承担任何责任，也不对任何使用它可能导致侵犯第三方专利或其他权利的情况承担任何责任。规格如有更改，恕不另行通知。本文中的商标和注册商标是其各自所有者的财产。对本文中任何专利或专利权，上海治精微电子有限公司均未通过暗示或其他方式授予许可。

**2023 年 08 月——发布版 B**

全文格式更新

TSSOP-16、QFN-16 引脚配置与功能增加 .....	6/7
时序图更改 .....	12
TSSOP-16、QFN-16 封装外形尺寸增加 .....	25/26

**2023 年 06 月——发布版 A**

引脚配置与功能




图3. ZJC2542 和 ZJC2544 具有相同的 14 引脚 SOIC 管脚配置图

引脚名称	引脚编号	引脚类别	功能描述
RFB	1	模拟输入	反馈电阻引脚。双极性模式下，将该引脚连接至外部运算放大器输出。
V <sub>OUT</sub>	2	模拟输出	DAC 电压输出。
AGNDF	3	模拟地	模拟地（强制）。
AGNDS	4	模拟地	模拟地（检测）。
REFS	5	模拟输出	电压基准源输入（检测）。
REFF	6	模拟输入	电压基准源输入（强制）。
$\overline{CS}$	7	数字输入	串行数字片选输入，低电平有效。
SCLK	8	数字输入	串行数据时钟输入。
NC	9	不接	不连接。
DIN	10	数字输入	串行数字信号输入。
$\overline{LDAC}$	11	数字输入	数字输入。
DGND	12	数字地	数字地。
INV	13	模拟输出	连接至 DAC 的内部调整电阻。双极性模式下，将该引脚连接至外部运算放大器反相输入端。
V <sub>DD</sub>	14	电源	供电电压输入。




图4. ZJC2542 和 ZJC2544 具有相同的 16 引脚 TSSOP 管脚配置图

引脚名称	引脚编号	引脚类别	功能描述
R <sub>FB</sub>	1	模拟输入	反馈电阻引脚。双极性模式下，将该引脚连接至外部运算放大器输出。
V <sub>OUT</sub>	2	模拟输出	DAC 电压输出。
AGNDF	3	模拟地	模拟地（强制）。
AGNDS	4	模拟地	模拟地（检测）。
REFS	5	模拟输出	电压基准源输入（检测）。
REFF	6	模拟输入	电压基准源输入（强制）。
NC	7	不接	不连接。
$\overline{\text{CS}}$	8	数字输入	串行数字片选输入，低电平有效。
SCLK	9	数字输入	串行数据时钟输入。
DIN	10	数字输入	串行数字信号输入。
$\overline{\text{CLR}}$	11	数字输入	数字输入。低有效， $\overline{\text{LDAC}}$ 脉冲无效并且数据锁存寄存器复位。
$\overline{\text{LDAC}}$	12	数字输入	数字输入。加载数据锁存寄存器码值到输出电压。
DGND	13	数字地	数字地。
INV	14	模拟输出	连接至 DAC 的内部调整电阻。双极性模式下，将该引脚连接至外部运算放大器反相输入端。
V <sub>LOGIC</sub>	15	数字电源	数字接口供电电压输入。
V <sub>DD</sub>	16	电源	供电电压输入。




图5. ZJC2542 和 ZJC2544 具有相同的 16 引脚 QFN 管脚配置图

引脚名称	引脚编号	引脚类别	功能描述
V <sub>OUT</sub>	1	模拟输出	DAC 电压输出。
AGNDF	2	模拟地	模拟地（强制）。
AGNDS	3	模拟地	模拟地（检测）。
REFS	4	模拟输出	电压基准源输入（检测）。
REFF	5	模拟输入	电压基准源输入（强制）。
$\overline{CS}$	6	数字输入	串行数字片选输入，低电平有效。
NC	7	不接	不连接。
SCLK	8	数字输入	串行数据时钟输入。
DIN	9	数字输入	串行数字信号输入。
$\overline{CLR}$	10	数字输入	数字输入。低有效， $\overline{LDAC}$ 脉冲无效并且数据锁存寄存器复位。
$\overline{LDAC}$	11	数字输入	数字输入。加载数据锁存寄存器码值到输出电压。
DGND	12	数字地	数字地。
INV	13	模拟输出	连接至 DAC 的内部调整电阻。双极性模式下，将该引脚连接至外部运算放大器反相输入端。
V <sub>LOGIC</sub>	14	数字电源	数字接口供电电压输入。
V <sub>DD</sub>	15	电源	供电电压输入。
R <sub>Fb</sub>	16	模拟输入	反馈电阻引脚。双极性模式下，将该引脚连接至外部运算放大器输出。
	EP	热焊盘	散热焊盘。推荐接地。

绝对最大额定值<sup>1</sup>

参数	额定值
V <sub>DD</sub> 至 AGND	-0.3 V ~ +6 V
REF 至 AGND	-0.3 V ~ V <sub>DD</sub> + 0.3 V
DGND 至 AGND	-0.3 V ~ +0.3 V
数字输入至 DGND	-0.3 V ~ V <sub>DD</sub> + 0.3 V
输入电流至任何管脚, 除了电源	± 10 mA
存储温度范围	-65 °C 至 150 °C
结温范围	至 150 °C
引脚温度 (焊接, 10 秒)	300 °C
最大回流焊接温度 <sup>2</sup>	260 °C
静电放电 (ESD) <sup>3</sup>	
人体模型 (HBM) <sup>4</sup>	3.5 kV
充电器件模型 (CDM) <sup>5</sup>	2 kV

## 热阻

封装类型	θ <sub>JA</sub>	θ <sub>JC</sub>	单位
SOIC-14	106.7	54.2	°C/W
TSSOP-16	104	29	°C/W
QFN-16	51	27	°C/W

<sup>1</sup> 注意, 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最大值, 不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下, 器件能够正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

<sup>2</sup> 符合 IPC/JEDEC J-STD-020 标准

<sup>3</sup> 带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品有专有保护电路, 但在遇到高能量 ESD 时, 器件可能会损坏。因此, 应当采取适当的 ESD 防范措施以避免器件性能下降或功能丧失。

<sup>4</sup> 符合 ANSI/ESDA/JEDEC JS-001 标准

<sup>5</sup> 符合 ANSI/ESDA/JEDEC JS-002 标准



技术规格

“●”表示额定全工作温度范围下的规格，除非另有说明。V<sub>DD</sub> = 2.7V ~ 5.5V, V<sub>REF</sub> = 2.5V ~ V<sub>DD</sub>, AGND = DGND = 0V, T<sub>A</sub> = 25 °C。

参数	符号	测试条件	最小值	典型值	最大值	单位	
<b>分辨率</b>							
ZJC2542/4-18		18 位	18			Bit	
ZJC2542/4-16		16 位	16				
ZJC2542/4-14		14 位	14				
<b>准确度</b>							
积分非线性误差	INL	18 位	-40 °C ≤ T <sub>A</sub> ≤ 85 °C	-2.5	±1	+2.5	LSB
			-40 °C ≤ T <sub>A</sub> ≤ 125 °C ●	-4	±1	+4	
		16 位	●	-1	±0.5	+1	
		14 位	●	-0.5	±0.2	+0.5	
差分非线性误差	DNL	18 位	-40 °C ≤ T <sub>A</sub> ≤ 85 °C	-0.85	±0.5	+0.85	LSB
			-40 °C ≤ T <sub>A</sub> ≤ 125 °C ●	-1	±0.5	+1	
		16 位	●	-0.75	±0.25	+0.75	
		14 位	●	-0.25	±0.1	+0.25	
增益误差	GE	18 位	T <sub>A</sub> = 25 °C	-1.5	±0.5	+1.5	LSB
			-40 °C ≤ T <sub>A</sub> ≤ 85 °C	-2.5	±0.5	+2.5	
			-40 °C ≤ T <sub>A</sub> ≤ 125 °C ●	-4	±0.5	+4	
		16 位	T <sub>A</sub> = 25 °C	-0.75	±0.3	+0.75	
			-40 °C ≤ T <sub>A</sub> ≤ 85 °C	-1	±0.5	+1	
			-40 °C ≤ T <sub>A</sub> ≤ 125 °C ●	-1.5	±0.5	+1.5	
		14 位	T <sub>A</sub> = 25 °C	-0.3	±0.1	+0.3	
			-40 °C ≤ T <sub>A</sub> ≤ 85 °C	-0.5	±0.15	+0.5	
			-40 °C ≤ T <sub>A</sub> ≤ 125 °C ●	-0.75	±0.25	+0.75	
增益误差温漂				±0.05		ppm/°C	
单极性零代码误差	ZCE	18 位	●	-2	±0.5	+2	LSB
		16 位	●	-1	±0.25	+1	
		14 位	●	-0.5	±0.15	+0.5	
单极性零代码误差温度系数					±0.1	ppm/°C	
双极性电阻匹配		R <sub>FB</sub> /R <sub>INV</sub> , 典型 R <sub>FB</sub> = R <sub>INV</sub> = 28 kΩ, 比例误差	●		±20	±80	ppm
双极性零偏移误差		18 位	●	-16	±4	+16	LSB

参数	符号	测试条件		最小值	典型值	最大值	单位
		16 位	●	-4	±1	+4	
		14 位	●	-1	±0.25	+1	
双极性零偏移温度系数					±0.1		ppm/°C

## 输出特性

输出电压范围		单极性工作	●	0		$V_{REF} - 1\text{LSB}$	V
		双极性工作	●	$-V_{REF}$		$V_{REF} - 1\text{LSB}$	V
输出电压建立时间		到满量程的 1/2 LSB, $C_L = 10\text{ pF}$					
		18 位			1		μs
		16 位			1		
		14 位			1		
压摆率		$C_L = 10\text{ pF}$ , 测量从 0% 至 63%			16		V/μs
数模转换毛刺脉冲	Glitch	主进位改变 1 LSB (16 位分辨率)			1		nV-s
数字馈通		全 1 发送至 DAC, $V_{REF} = 2.5\text{ V}$			0.2		nV-s
DAC 输出阻抗		一般公差 20%			6.25		kΩ
输出噪声密度		频率 = 1 kHz			11		$\text{nV}/\sqrt{\text{Hz}}$
输出噪声		0.1 Hz 至 10 Hz			0.18		μV <sub>P-P</sub>
无杂散动态范围	SFDR	$f_{IN} = 1\text{ kHz}$ , $V_{REF} = 5\text{ V}$			87		dB
总谐波失真	THD	DAC 代码 = 0xFFFF 频率 = 10 kHz, $V_{REF} = 2.5\text{ V} \pm 1\text{ V}_{P-P}$			-87		dB
电源抑制比		$\Delta V_{DD} \pm 10\%$			±0.5		LSB

## DAC 基准输入

电压范围			●	2		$V_{DD}$	V
输入电阻 <sup>1</sup>		单极性	●	8			kΩ
		双极性	●	6			kΩ
参考-3 dB 带宽		全 1 代码			2		MHz
参考馈通		全 0 代码, $V_{REF} = 1\text{ V}_{P-P}$ , 100 kHz			1.5		mV <sub>P-P</sub>
信噪比					92		dB
参考输入电容		DAC 代码 = 0x0000			130		pF
		DAC 代码 = 0xFFFF			190		pF

## 数字输入

输入高电压	$V_{IH}$		●	$2.4 / 0.9 * V_{LOGIC}$			V
输入低电压	$V_{IL}$		●			$0.8 / 0.1 * V_{LOGIC}$	V

<sup>1</sup> 参考输入电阻随代码变化, 16 位在 0x8555 时最小。

参数	符号	测试条件		最小值	典型值	最大值	单位
输入电流			•	- 1		+ 1	μA
输入电容						10	pF
滞回电压					0.15		V
<b>电源</b>							
电源	V <sub>DD</sub>		•	2.7		5.5	V
电流	I <sub>VDD</sub>				120		μA
数字接口电源	V <sub>LOGI</sub> C			1.8		5.5	V
<b>温度范围</b>							
额定性能		T <sub>MIN</sub> to T <sub>MAX</sub>		- 40		+ 125	°C

## 时序指标

“●”表示额定全工作温度范围下的规格，除非另有说明  $T_A = 25^\circ\text{C}$ 。  $V_{DD} = 2.7\text{ V}$  至  $5.5\text{ V}$ ，  $V_{REF} = 2.5\text{ V}$ ，  $V_{LOGIC} = 1.8\text{ V}$  至  $V_{DD}$ ，  $V_{INH} = 3\text{ V}$  和  $90\%$  的  $V_{DD}$ ，  $V_{INL} = 0\text{ V}$  和  $10\%$  的  $V_{DD}$ ，  $AGND = DGND = 0\text{ V}$ 。

参数 <sup>1,2</sup>	符号		限值 / Limit		单位
			$1.8\text{ V} \leq V_{LOGIC} < 2.7\text{ V}$	$2.7\text{ V} \leq V_{LOGIC} \leq 5.5\text{ V}$	
SCLK 频率	$f_{SCLK}$	●	14	50	MHz max
SCLK 周期	$t_1$	●	70	20	ns min
SCLK 高电平时间	$t_2$	●	35	9	ns min
SCLK 低电平时间	$t_3$	●	35	9	ns min
$\overline{CS}$ 低到 SCLK 高建立时间	$t_4$	●	5	5	ns min
$\overline{CS}$ 高到 SCLK 高建立时间	$t_5$	●	50	60	ns min
SCLK 高到 $\overline{CS}$ 低保持时间	$t_6$	●	5	5	ns min
SCLK 高到 $\overline{CS}$ 高保持时间	$t_7$	●	10	5	ns min
数据建立时间	$t_8$	●	35	10	ns min
数据保持时间 ( $V_{INH} = 90\%$ of $V_{DD}$ , $V_{INL} = 10\%$ of $V_{DD}$ )	$t_9$	●	5	5	ns min
$\overline{CS}$ 低电平之间的高电平时间	$t_{10}$	●	15	15	ns min
LDAC 低脉冲宽度	$t_{11}$	●	20	20	ns min
$\overline{CS}$ 高到 LDAC 低建立时间	$t_{12}$	●	10	10	ns min
LDAC 低到 SCLK 高建立时间	$t_{13}$	●	60	60	ns min
CLR 低脉冲宽度	$t_{14}$	●	20	20	ns min

MSB 为 18 位 DAC 码值的 DB17， 16 位 DAC 码值的 DB15， 14 位 DAC 码值的 DB13。

对于一帧 SPI 数据操作，如果片选低电平期间 SCLK 周期数大于 DAC 的位数，则低 18/16/14 位数据有效，多余的高位被忽略。




图6. 数字接口时序波形

<sup>1</sup>  $V_{DD} = 2.7\text{ V}$  至  $5.5\text{ V}$  时，最大 SCLK 频率为 50 MHz。

<sup>2</sup> 所有输入信号均指定  $t_r = t_f = 1\text{ ns/V}$  并从  $(V_{IL} + V_{IH})/2$  的电平起开始计时。

典型特性

除非另有说明,  $V_{DD} = 5.0\text{ V}$ ,  $V_{REF} = 2.5\text{ V}$ ,  $T_A = 25\text{ }^\circ\text{C}$ 。




图7. 积分非线性与代码的关系-18 位




图8. 积分非线性与代码的关系-16 位




图9. 微分非线性与代码的关系-18 位




图10. 微分非线性与代码的关系-16 位




图11. 积分非线性与温度的关系-18 位




图12. 微分非线性与温度的关系-18 位




图13. 积分非线性与温度的关系-16位




图14. 微分非线性与温度的关系-16位




图15. 增益误差与温度的关系-18位




图16. 增益误差与温度的关系-16位




图17. 零代码误差与温度的关系-18位




图18. 零代码误差与温度的关系-16位




图19. 线性误差与电源电压的关系-18位




图20. 线性误差与电源电压的关系-16位




图21. 线性误差与基准电压的关系-18位




图22. 线性误差与基准电压的关系-16位




图23. 电源电流与温度的关系




图24. 16位 DAC 基准电流与电压的关系




图25. 电流与电源电压的关系




图26. 基准电流与代码的关系-18位




图27. 基准电流与代码的关系-16位




图28. 电源电流与数字入电压的关系




图29. 数字反馈




图30. 大信号建立时间






图31. ZJC2541/3-16 数模转换毛刺脉冲




图32. 噪声谱密度与频率的关系




图33. 乘法带宽




图34. 谐波失真

## 工作原理

ZJC2542/4-18/16/14 为单通道 18/16/14 位，串行输入，电压输出 DAC。它们在 2.7V 到 5.5V 的单电源范围内工作，5V 供电时通常消耗 120  $\mu$ A。数据通过 3 线或 4 线串行接口以 18/16/14 位写入。为了确保已知的上电状态，这些部件都设计了上电复位功能。ZJC2542 上电后复位输出为 0V；而 ZJC2544 上电后复位输出为基准源中间电平  $V_{REF}/2$ 。ZJC2542/4 包含了参考和模拟地的开尔文连接。

## 数模转换

DAC 架构由两个匹配的 DAC 部分组成。简化的电路图如图 35 所示。ZJC2542/4 的 DAC 结构是分段的。以 ZJC2542-16 为例，16 位数据字的四个 MSB bits 被解码驱动 15 个开关，从 E1 到 E15。每个匹配电阻连接的开关可以选通 AGND 或  $V_{REF}$ 。数据字的低 12 位控制 R-2R 阶梯网络的开关 S11 到 S0 的切换。




图35. 16 位 DAC 结构

使用这种类型的 DAC 配置，输出阻抗与代码无关，而基准看到的输入阻抗则依赖于代码。输出电压与基准电压有关，如下式所示：

$$V_{OUT} = \frac{V_{REF} \times D}{2^N}$$

其中：

D 是装入 DAC 寄存器的十进制数据字。

N 是 DAC 的分辨率。

对于 2.5V 的基准电平，方程简化为：

$$V_{OUT} = \frac{2.5V \times D}{2^N}$$

这使得中间代码对应  $V_{OUT}$  为 1.25V，满代码对应 DAC 的  $V_{OUT}$  为 2.5V-1 LSB。

LSB 的大小为  $V_{REF} / 2^N$ 。

## 串行接口

ZJC2542/4 由一个通用的 3 线或 4 线串行接口控制，工作时钟频率高达 50 MHz。时序如图 6 所示。在  $\overline{CS}$  由高到低转换之后，数据被串行时钟 (SCLK) 上升沿同步转移到输入寄存器中。数据以 MSB 优先方式加载到 18/16/14 位字内。当所有数据位被加载到串行输入寄存器后， $\overline{CS}$  上的上升沿将移位寄存器的内容传输到 DAC。

ZJC2542 具有  $\overline{LDAC}$  功能，允许 DAC 锁存器在  $\overline{CS}$  升高后通过将  $\overline{LDAC}$  拉低来异步更新。当数据写入输入移位寄存器时， $\overline{LDAC}$  应该保持在高位。或者，可以将  $\overline{LDAC}$  固定为低电平，以  $\overline{CS}$  上升沿更新 DAC 输出。

当将数据初始加载到 DAC 时，应该加载指定位数的数据，以防止输出中出现错误数据。如果超过指定位数被加载，则保留最后几位指定位数的数据；如果小于指定位数被加载，则保留前一次的有效数据。例如，如果 ZJC2542-16 需要与小于 16 位的数据进行接口，则应在 LSB 的位上以 0 填充。

## 单极性输出

ZJC2542/4 直接提供从 0 V 到  $V_{REF}$  的单极性输出摆幅。ZJC2542/4 可以配置为输出单极性和双极性电压。图 36 显示了一个典型的单极输出电压电路。




图36. 单极性输出连接

ZJC2542/4-16 数字码值和理想输出电压：

DAC 锁存数据	模拟输出 (基准输入 $V_{REF}$ )
1111 1111 1111 1111	$V_{REF} \times (65535 / 65536)$
1000 0000 0000 0000	$V_{REF} \times (32768 / 65536) = \frac{1}{2} V_{REF}$
0000 0000 0000 0001	$V_{REF} \times (1 / 65536)$
0000 0000 0000 0000	0 V

单极性最坏情况下的输出电压可由下式求得：

$$V_{OUT-UNI} = \frac{D}{2^{16}} \times (V_{REF-IDEAL} - V_{REF-ERROR} + V_{GE}) + V_{ZCE} + INL$$

其中：

$V_{OUT-UNI}$  为单极性模式输出，单位为 V。

D 为发送到 DAC 的码值。

$V_{REF-IDEAL}$  为基准源的理想电压，单位为 V。

$V_{REF-ERROR}$  为基准源的电压误差，单位为 V。

$V_{GE}$  为增益误差 (gain error)，单位为 V。

$V_{ZCE}$  为零点误差 (zero code error)，单位为 V。

INL 为积分非线性误差，单位为 LSB。

ZJC2542/4-18 数字码值和理想输出电压：

DAC 锁存数据	模拟输出 (基准输入 $V_{REF}$ )
11 1111 1111 1111 1111	$V_{REF} \times (262143 / 262144)$
10 0000 0000 0000 0000	$V_{REF} \times (131072 / 262144) = \frac{1}{2} V_{REF}$
00 0000 0000 0000 0001	$V_{REF} \times (1 / 262144)$
00 0000 0000 0000 0000	0 V

ZJC2542/4-14 数字码值和理想输出电压：

DAC 锁存数据	模拟输出 (基准输入 $V_{REF}$ )
11 1111 1111 1111	$V_{REF} \times (16383 / 16384)$
10 0000 0000 0000	$V_{REF} \times (8192 / 16384) = \frac{1}{2} V_{REF}$
00 0000 0000 0001	$V_{REF} \times (1 / 16384)$
00 0000 0000 0000	0 V

## 双极性输出

配合运放，ZJC2542/4 可以配置为双极性电压输出。这种操作的典型电路如图 37 所示。内部匹配的电阻对  $R_{FB}$  和  $R_{INV}$ ，连接到一个外部运放来实现双极输出，通常  $R_{FB} = R_{INV} = 28\text{ k}\Omega$ 。




图37. 双极性输出连接

双极性输出连接时，ZJC2542/4 - 16 数字码值和理想输出电压：

DAC 锁存数据	模拟输出 (基准输入 $V_{REF}$ )
1111 1111 1111 1111	$V_{REF} \times (32767 / 32768)$
1000 0000 0000 0001	$V_{REF} \times (1 / 32768)$
1000 0000 0000 0000	0 V
0111 1111 1111 1111	$-V_{REF} \times (1 / 32768)$
0000 0000 0000 0000	$-V_{REF} \times (32768 / 32768) = -V_{REF}$

双极性输出最坏情况下的输出电压可由下式求得：

$$V_{OUT-BIP} = \frac{\left[ (V_{OUT-UNI} + V_{OS-A}) (2 + RD) - (V_{REF-IDEAL} - V_{REF-ERROR}) (1 + RD) \right]}{1 + \frac{(2 + RD)}{A}}$$

其中：

$V_{OUT-BIP}$  为双极性模式输出，单位为 V。

$V_{OUT-UNI}$  为单极性模式输出，单位为 V。

$V_{REF-IDEAL}$  为基准源的理想电压，单位为 V。

$V_{REF-ERROR}$  为基准的电压误差，单位为 V。

$V_{OS-A}$  为外部运放的输入失调电压，单位为 V。

RD 为  $R_{FB}$  和  $R_{INV}$  电阻的匹配误差。

A 为外部运放的开环增益。

## 输出放大器的选择

双极性模式，应使用精密放大器，并由双电源供电。这样可以提供  $\pm V_{REF}$  输出。所选运放需要有一个非常低的失调电压（例如，ZJC2542-16 当使用 2.5 V 基准电压时，1LSB 为 38  $\mu$ V），以消除输出偏置需要微调的需要。输入偏置电流也应该很低，因为偏置电流乘以 DAC 输出阻抗（大约 6.25 k $\Omega$ ）会增加零代码误差。同时，运算放大器的响应要考虑 DAC 的建立时间。DAC 的输出阻抗是恒定的，并且与代码无关，但是为了最小化增益误差，输出放大器的输入阻抗应该尽可能高。放大器给系统增加了另一个时间常数，因此增加了总的输出建立时间。

精密运算放大器 ZJA3000 具有低失调电压 (35  $\mu$ V)、低噪声 (11  $nV/\sqrt{Hz}$ )、低输入偏置电流 (2 pA)，是一个绝佳的选择。

## 基准源和地

ZJC2542/4 输入阻抗与代码相关，所以基准引脚应该从低阻抗源驱动。ZJC2542/4 工作时的基准电压范围为 2 V ~  $V_{DD}$ 。DAC 的满量程输出电压由基准电压决定。ZJC2542/4 提供了基准和模拟地的开尔文连接，如果应用不需要单独的驱动和检测线，可以将两根线就近短接，以最小化 PCB 引线和内部芯片之间的电压降。

## 上电复位

ZJC2542/4 带上电复位功能，以确保输出在上电时处于已知状态。在上电时，ZJC2542-18/16/14 默认输出电压 0 V；ZJC2544-18/16/14 默认输出电压  $V_{REF}/2$ ，直到数据从串行寄存器加载。但是，串行输入寄存器在上电时不会被清除，因此它的内容是未定义的。

## 电源和基准源去耦

为了精确的高分辨率性能，建议参考和电源引脚旁路使用 10  $\mu$ F 电容并联 0.1  $\mu$ F 电容。

## 控制器接口

微处理器或 FPGA 等控制器可以通过串行总线与 ZJC2542/4 接口。通信通道需要一个 3 线或 4 线接口，包括一个时钟信号、一个数据信号、一个片选信号和一个加载信号。ZJC2542/4 需要一个 18/16/14 位的数据字，在 SCLK 上升沿上的数据有效。ZJC2542/4 电压输出可以在所有数据位都被锁定后自动完成，也可以在  $\overline{\text{LDAC}}$  的控制下完成。




图38. ZJC2542/4 与控制器接口的连接



封装外形尺寸




图39. SOIC-14 封装尺寸图 (单位: 毫米)





图40. TSSOP-16 封装尺寸图 (单位: 毫米)



采购信息

型号	分辨率 (Bit)	封装	订货号	丝印	工作温度范围 (°C)	外包装
ZJC2542	18	SOIC-14	ZJC2542-18BSDBT	2542-R	- 40 至+ 125	管装
		SOIC-14	ZJC2542-18BSDBR			13"卷盘
		TSSOP-16	ZJC2542-18BUEBT			管装
		TSSOP-16	ZJC2542-18BUEBR			13"卷盘
		QFN-16	ZJC2542-18BTEBR			13"卷盘
	16	SOIC-14	ZJC2542-16BSDBT	2542-P	- 40 至+ 125	管装
		SOIC-14	ZJC2542-16BSDBR			13"卷盘
		TSSOP-16	ZJC2542-16BUEBT			管装
		TSSOP-16	ZJC2542-16BUEBR			13"卷盘
		QFN-16	ZJC2542-16BTEBR			13"卷盘
	14	SOIC-14	ZJC2542-14BSDBT	2542-N	- 40 至+ 125	管装
		SOIC-14	ZJC2542-14BSDBR			13"卷盘
		TSSOP-16	ZJC2542-14BUEBT			管装
		TSSOP-16	ZJC2542-14BUEBR			13"卷盘
		QFN-16	ZJC2542-14BTEBR			13"卷盘
ZJC2544	18	SOIC-14	ZJC2544-18BSDBT	2544-R	- 40 至+ 125	管装
		SOIC-14	ZJC2544-18BSDBR			13"卷盘
		TSSOP-16	ZJC2544-18BUEBT			管装
		TSSOP-16	ZJC2544-18BUEBR			13"卷盘
		QFN-16	ZJC2544-18BTEBR			13"卷盘
	16	SOIC-14	ZJC2544-16BSDBT	2544-P	- 40 至+ 125	管装
		SOIC-14	ZJC2544-16BSDBR			13"卷盘
		TSSOP-16	ZJC2544-16BUEBT			管装
		TSSOP-16	ZJC2544-16BUEBR			13"卷盘
		QFN-16	ZJC2544-16BTEBR			13"卷盘
	14	SOIC-14	ZJC2544-14BSDBT	2544-N	- 40 至+ 125	管装
		SOIC-14	ZJC2544-14BSDBR			13"卷盘
		TSSOP-16	ZJC2544-14BUEBT			管装
		TSSOP-16	ZJC2544-14BUEBR			13"卷盘
		QFN-16	ZJC2544-14BTEBR			13"卷盘

## 产品订货型号



## 相关器件

型号	描述	注释
<b>ADC</b>		
ZJC2000 / 2010	18 位 400kSPS / 200 kSPS SAR ADC	真差分输入, MSOP-10 及 DFN-10 封装
ZJC2001 / 2011	16 位 500kSPS / 250 kSPS SAR ADC	真差分输入, MSOP-10 及 DFN-10 封装
ZJC2002 / 2012	16 位 500kSPS / 250 kSPS SAR ADC	单极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2003 / 2013	16 位 500kSPS / 250 kSPS SAR ADC	双极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2004 / 2014	18 位 400kSPS / 200kSPS SAR ADC	单极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2005 / 2015	18 位 400kSPS / 200 kSPS SAR ADC	双极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2007 / 2017	14 位 600kSPS / 300 kSPS SAR ADC	单极性伪差分输入, MSOP-10 及 DFN-10 封装
ZJC2008 / 2018	14 位 600kSPS / 300 kSPS SAR ADC	双极性伪差分输入, MSOP-10 及 DFN-10 封装
<b>DAC</b>		
ZJC2541-18 / 16 / 14 ZJC2543-18 / 16 / 14	18 / 16 / 14 位 1 MSPS 单通道精密 DAC	单极性输出, 上电输出 0 V (ZJC2541) & $V_{REF}/2$ (ZJC2543), SOIC-8 / MSOP-10 / DFN-10 封装
ZJC2542-18 / 16 / 14 ZJC2544-18 / 16 / 14	18 / 16 / 14 位 1 MSPS 单通道精密 DAC	双极性输出, 上电输出 0 V (ZJC2542) & $V_{REF}/2$ (ZJC2544), SOIC-14 / TSSOP-16 / QFN-16 封装
<b>放大器</b>		
ZJA3000-1/2/4	单路、双路及四路 36V 精密连续信号处理运放	3 MHz 带宽, 35 $\mu$ V 最大失调电压, 0.5 $\mu$ V/ $^{\circ}$ C 最大失调电压温漂, SOIC-8/MS-8/SOIC-14/TSSOP-14 封装
ZJA3600	36 V 高精度仪表放大器	CMRR 优于 110 dB ( $G = 1$ ), 100 pA 最大输入电流, 25 $\mu$ V 最大输入失调电压, 增益误差小于 0.0005%, SOIC-8 封装经典管脚排列
ZJA3601	36 V 高精度仪表放大器	CMRR 优于 110 dB ( $G = 1$ ), 100 pA 最大输入电流, 25 $\mu$ V 最大输入失调电压, 增益误差小于 0.0005%, SOIC-8 / MS-8 封装性能优化管脚排列
ZJA3620	36 V 精密仪表放大器	CMRR 优于 93 dB ( $G = 10$ ), 2 nA 最大输入电流, SOIC-8 封装经典管脚排列
<b>精密电压基准源</b>		
ZJR1000	15 V 供电精密电压基准源	$V_{OUT} = 1.25 / 2.048 / 2.5 / 3 / 4.096 / 5$ V, 5ppm/ $^{\circ}$ C 最大温漂, SOIC-8 / MSOP-8 封装
ZJR1001 ZJR1002	5.5 V 低功耗精密电压基准源 (ZJR1001 带片外滤波功能)	$V_{OUT} = 2.5 / 3 / 4.096 / 5$ V, 5ppm/ $^{\circ}$ C 最大温漂, SOT23-6 封装
ZJR1003	5.5 V 低功耗精密电压基准源	$V_{OUT} = 2.5 / 3 / 4.096 / 5$ V, 5ppm/ $^{\circ}$ C 最大温漂, SOIC-8 / MSOP-8 封装
<b>开关及多路复用器</b>		
ZJG4438 / 4439	36 V 带过压保护 8:1 / 双通道 4:1 多路复用器	过压保护 -45 V 至 +55 V 无论上电还是掉电, 闭合电阻 270 $\Omega$ , SOIC-16 / TSSOP-16 封装